EPIC ( Explicitly Parallel Instruction Computing , literalmente computadora a instrucción explícitamente paralela) es un tipo de arquitectura de microprocesadores , utilizado entre otros en el DSP e Intel para los microprocesadores Itanium e Itanium 2 .
La filosofía del EPIC se basa en la desaparición del reordenamiento en tiempo de ejecución: las instrucciones se ejecutan en el orden exacto en que el compilador las ha dispuesto, pero éste especifica las instrucciones a ejecutar en paralelo. Esto ahorra la unidad de reordenamiento, cuya complejidad se eleva al cuadrado del número de unidades gestionadas en paralelo. Sin embargo, este ahorro de material tiene un costo: el esfuerzo de optimización se basa en el compilador, que es responsable de organizar estáticamente las dependencias entre instrucciones.
En comparación con una arquitectura VLIW , las arquitecturas EPIC agregan muchas características, como la ejecución condicional de instrucciones y la ejecución especulativa , o incluso el cambio de nombre de registros , todo decidido estáticamente por el compilador. Por lo tanto, buscan representar una etapa intermedia entre los procesadores superescalares y VLIW.
En un Itanium , la organización de una palabra es la siguiente: 3 instrucciones de 41 bits cada una y una plantilla de 5 bits que detalla las dependencias entre instrucciones (y posiblemente en relación con las palabras anteriores / siguientes), es decir, 128 bits ( 3 x 41 + 5).
EPIC es considerado por sus promotores como un sucesor de RISC : al igual que las arquitecturas RISC, se basa en muchas optimizaciones en el compilador, pero las arquitecturas EPIC enfatizan el paralelismo entre instrucciones.
(en) Michael S. Schlansker y B. Ramakrishna Rau , EPIC: Computación de instrucción explícitamente paralela , Hewlett-Packard Laboratories,Febrero de 2000( leer en línea )